前言

背景： 本文总结中信证券对华为新提出的半导体发展指导原则“韬（τ）定律”的分析。该定律于 ISCAS 2026 发表，将半导体的进展从传统的器件尺寸缩减重新定义为一种时间尺度的视角。本文旨在说明核心思想、概述多层面的技术含义，并评估可能的产业与投资机会与风险。

意义： 随着摩尔定律的几何缩放受到成本、功耗与设备可得性（尤其是高端 EUV）的制约，韬定律提出在晶体管、电路、芯片与系统各层缩短系统时间常数（τ）。这为在不完全依赖进一步光刻工艺节点缩减的情况下，获得性能与效率提升提供了替代路径。

摘要要点

主要结论： 华为的 韬定律 强调 降低时间常数 而非进一步的几何缩放。通过结合 3D 集成、先进封装、混合键合、穿硅通孔（TSV）与光互联，该方法在晶体管、电路、芯片与系统四个堆叠层面瞄准延迟与能耗的改善，能够推动即时产品性能（移动 SoC、AI 系统）进步，并在封装、键合与晶圆代工等领域创造产业需求。

主体

长期以来，半导体产业以几何缩放——使晶体管变小——作为进展的简称。数十年间，摩尔定律捕捉了这一叙事：更高密度的晶体管带来更好的性能与更低的每功能成本。然而，自 2000 年代中期，尤其是在 7 nm 及以下后，单纯的几何缩减带来的收益已减弱。功耗缩放放缓、每个晶体管的成本趋平或上升，且获取最先进光刻工具（如 EUV）成为许多供应商的战略制约。为此，华为在 ISCAS 2026 提出一种替代的指导原则：韬定律，将单一聚焦于几何缩放改为以系统为导向，致力于在多层次结构中缩短有效时间常数 τ。

韬定律的核心主张是，缩小器件尺寸的真正目的在于缩短信号在器件与互连间的传播时间——换言之，是缩短时间常数。如果制造障碍阻碍了继续的几何缩放，可以通过直接在晶体管、电路、芯片与系统层面攻克 τ 来实现等同或更好的提升。这不是单一的技术技巧，而是一种方法论与思维模式的转变：优化拓扑、利用垂直化并跨层协同设计以降低延迟与每次操作的能耗。

在晶体管层面，措施侧重于降低固有开关延迟。这涉及材料与器件创新，例如通过应变工程提升载流子迁移率、采用高介电常数/金属闸极，以及像闸极全包（GAA）等先进器件架构。GAA 的成熟尤其重要，因为它影响蚀刻与沉积的制程要求，推动特定制造设备与制程优化的需求。对于无法取得最先进光刻的国家与公司，关注此类晶体管创新提供了一条获得实质改善的路径。

在电路层面，信号路径上的传播延迟——RC 时间常数——成为主要目标。改进来自于低电阻导体与低 k 值介电材料，但更具变革性的杠杆是通过垂直集成缩短线长。华为提出的“Logic Folding”概念体现了这一点：对逻辑进行分区，并将互补的电路元件置于三维接近的位置，以大幅缩短互连长度。使能技术包括超细间距混合键合与穿硅通孔（TSV）。通过将长平面网络压缩为堆叠的短垂直连接，设计者可以在不改变底层光刻节点的情况下降低延迟与通信上的能耗。

在芯片（die）层面，韬定律强调降低计算到存储访问的延迟。架构选择、流水线深度、存储层次与片上互连设计都影响有效 τ。3D 堆叠技术——例如通过微凸点或混合键合流程将逻辑 die 与 HBM 等存储结合——可以压缩计算与存储之间的通信距离，带来显著的吞吐量与每次操作能耗改善。这些技术也会为先进封装流程、热解决方案与堆叠 die 的新验证方法创造需求。

在系统层面，韬定律针对端到端的消息延迟与同步。此处的改进来自重新设计的互连拓扑、协议创新，以及光互联或近封装互连。华为提出的系统组件包括统一的总线拓扑和近封装光引擎（例如 Hi-ONE），以缩短长距离通信延迟并扩展互连密度。当跨堆栈结合时，这些系统层面的改变可以在有效系统性能上产生乘法效应的改善。

华为据称已在移动与 AI 领域验证该方法的部分方面。对于移动 SoC，采用混合键合与 TSV 在现有工艺节点上实施 Logic Folding，可带来显著更高的等效晶体管密度——该公司预测即将在 2026 年秋季推出的移动 SoC 可实现约 55% 的等效密度提升与约 41% 的能效改善。在实践中，华为通过选择最小化布线长度的三维闸极布局，并通过器件、电路与版图的协同设计来减少硬延迟。随着时间推移，Logic Folding 可扩展到每个封装更多层，增加每封装的活性 die 数量，从而成倍提升前端晶圆的需求。

在 AI 系统中，韬定律的应用包括多 die 拓扑与近封装光子技术以缩短片间延迟。华为的“super-node”与 Unified Bus 概念以及近封装光引擎为具体实现示例，体现了韬定律。如果这些封装与互连创新按预期进展，华为预测到 2035 年相比 2026 年可能出现显著的密度提升——在该时间范围内硬件集成密度可能实现超过 100× 的增长。

从产业角度看，韬定律契合中国技术生态的若干优势：在 3D 集成与先进封装能力上的成长、在芯片设计与设计制造协同优化上的能力提升、以及日益兴起的光通信技术。如果国内供应商能扩展先进封装与混合键合的制造规模，中国可通过拓扑与集成创新在系统级提升性能，部分规避短期工艺节点劣势。

然而，若干风险可能限制韬定律的实现。宏观经济放缓或下游需求疲弱将抑制投资与采用。地缘政治紧张与贸易限制可能阻碍关键工具或材料的获取。技术上对先进混合键合、TSV 缩放、多 die 堆叠的热管理以及近封装光子技术的成熟度仍存在不确定性。市场动态——包括芯片供应商之间的竞争与 AI 商业化的延迟——也会影响轨迹。材料成本上涨与汇率波动则增加进一步的商业风险。

从策略与投资的角度，韬定律意味着未来五年的一系列机会领域：首先，超细间距混合键合与 TSV 工艺是 Logic Folding 与 3D 方法的基础，因此相关工艺供应商与服务提供商具有战略性；其次，多层逻辑堆叠将增加晶圆需求，使国内晶圆厂成为重要受益者；第三，混合键合与先进封装产线的扩张将推动键合、电镀、清洗、CMP、蚀刻与薄膜沉积等设备需求；第四，基于微凸点与标准间距混合键合的近封装光子与 3D 堆叠解决方案将提升先进封装公司的需求。

总结而言，华为的韬定律将产业叙事从纯粹的几何缩放转向一种综合的时间尺度方法，通过在晶体管、电路、芯片与系统层面攻克延迟与能耗。如果成功实施并被广泛采用，它能为半导体能力开启另一条加速路径并创造显著的产业与投资机会——但同时面临重大的技术、经济与地缘政治风险。

关键洞察表